我试图弄清楚是否有办法在多相实现中利用 FIR 插值滤波器的对称性。

我知道一个事实，我们可以通过将所需乘法器的数量减少一半来利用普通 FIR 滤波器中的对称性。这是可能的，因为总是有两个样本乘以相同的系数（对称性），因此可以通过使用预加器而不是乘法器来降低复杂性。

但是，我找不到在多相实现中利用这种对称性的方法。我有一个 FIR 插值滤波器，它可以插值 16 倍，它有 16 个多相。多相本身不是对称的，我们不能利用对称性，因为它根本不存在。但是，如果我们在每一端组合两个多相对，我们会重新获得对称性，但我不知道如何利用它，因为我们需要从两个多相中计算两个新样本，所以我们不能真正将它们按顺序加在一起利用多相对的对称性。这种对称性对于普通的 FIR 滤波器很有用，但不确定如何在具有多相的插值器中使用它。

我的目标是将所需的乘数减少两倍，因此我可以实现两倍长的滤波器，但所需的乘数相同（预加器不是问题）。

问题是该设计需要在 FPGA (DSP48A1) 的 DSP 模块中实现，因此选项非常有限，只有预加器、乘法器和后加法器/累加器。

有谁知道如何实现这一目标？