我正在使用具有 4 个 DDS 内核（每个提供 250MHz 时钟）的 Xilinx FPGA (Virtex) 并行用于向 TI 的 DAC38J82IAAV 提供样本，16 位 DAC 以 1 Gsps 运行。四个内核超级样本（交错它们的样本）为 DAC 提供 1 Gsps (250MHz clk * 4 cores = 1 Gsps) 的样本。我正在尝试使用 DAC 输出 20MHz 和 500MHz 之间的频率。

DDS 内核配置为模数为 10000 的光栅化模式。我将相位增量 (PINC) 设置为 (desired_freq * 10000)/250，并将每个内核的相位偏移设置为 0、PINC/4、PINC/2、3 *PINC/4。

这对于产生高于 250MHz 的频率非常有效，但对于低于 250MHz 的频率，我会在 Fout、2*Fout、3*Fout 等处看到谐波。我希望在 Fout、Fsample-Fout、Fsample+Fout 等处看到谐波，我确实看到了高于 250MHz 的频率。

为什么我看到频率低于 250MHz 的 Fout 间隔有多个谐波？